

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

10209100

Basic Patent (No,Kind,Date): JP 3249625 A2 911107 <No. of Patents: 002>

REPAIRING METHOD FOR DEFECT OF ACTIVE MATRIX SUBSTRATE (English)

Patent Assignee: FUJITSU LTD

Author (Inventor): YANAI KENICHI; KAWAI SATORU; NASU YASUHIRO; KOBAYASHI
MASAAKI

IPC: *G02F-001/136; G02F-001/133; G02F-001/1333; G09F-009/00

JAPIO Reference No: 160046P000076

Language of Document: Japanese

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date
JP 3249625	A2	911107	JP 9048966	A	900227 (BASIC)
JP 2874252	B2	990324	JP 9048966	A	900227

Priority Data (No,Kind,Date):

JP 9048966 A 900227

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03586725 **Image available**

REPAIRING METHOD FOR DEFECT OF ACTIVE MATRIX SUBSTRATE

PUB. NO.: 03-249625 [JP 3249625 A]

PUBLISHED: November 07, 1991 (19911107)

INVENTOR(s): YANAI KENICHI

KAWAI SATORU

NASU YASUHIRO

KOBAYASHI MASAAKI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP
(Japan)

APPL. NO.: 02-048966 [JP 9048966]

FILED: February 27, 1990 (19900227)

INTL CLASS: [5] G02F-001/136; G02F-001/133; G02F-001/1333; G09F-009/00

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9
(COMMUNICATION -- Other)

JAPIO KEYWORD: R002 (LASERS); R011 (LIQUID CRYSTALS)

JOURNAL: Section: P, Section No. 1307, Vol. 16, No. 46, Pg. 76,
February 05, 1992 (19920205)

ABSTRACT

PURPOSE: To repair a defect without causing neither an increase in parasitic capacity nor a decrease in opening rate by preparing a specific thin film transistor(TFT) for repair in advance and connecting the TFT for repair to the removal track of a defective TFT.

CONSTITUTION: A semiconductor substrate is stuck on a support substrate 11 across an insulating thin film 12 previously and made into a thin film. Then while a semiconductor thin film 14 is used as an operating semiconductor layer, a thin film transistor(TFT) and connection pads 15 led out of a gate electrode G, a source electrode S, and a drain electrode D are formed. Further, the TFT and the support substrate on the reverse surface of a connection pad formation area are removed to obtain the TFT for repair. Then an active matrix substrate 2 is inspected and when a defect of the TFT is detected, the defect is removed and the TFT 1 for repair is connected to the removal track. Consequently, the defect of the active matrix liquid crystal substrate can be repaired without causing neither the increase in the parasitic capacity nor the decrease in the opening rate.

⑪ 公開特許公報 (A) 平3-249625

⑫ Int. Cl.⁵

G 02 F 1/136
1/133
1/1333
G 09 F 9/00

識別記号

500
550
500
352

庁内整理番号

9018-2K
7709-2H
7724-2K
6447-5G

⑬ 公開 平成3年(1991)11月7日

審査請求 未請求 請求項の数 2 (全5頁)

⑭ 発明の名称 アクティブマトリクス基板の欠陥修復方法

⑮ 特 願 平2-48966

⑯ 出 願 平2(1990)2月27日

⑰ 発 明 者 梁 井 健 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内⑰ 発 明 者 川 井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内⑰ 発 明 者 那 須 安 宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内⑰ 発 明 者 小 林 正 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑰ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑰ 代 理 人 弁理士 井桁 貞一

明細書

1. 発明の名称

アクティブマトリクス基板の欠陥修復方法

2. 特許請求の範囲

(1) 予め支持基板(11)上に絶縁性薄膜(12)を介して貼着された半導体薄膜(14)を動作半導体層として構成され、且つ、各電極から導出された電極パッド(15)を具備する修復用薄膜トランジスタ(1)を形成し、更に、該修復用薄膜トランジスタ形成領域裏面の支持基板を除去してなる修復用モジュール基板(3)を準備しておき、

表面に表示電極をマトリクス状に配列するとともに、該表示電極に対応する薄膜トランジスタを設けたアクティブマトリクス基板(2)を検査し、検出された不良の薄膜トランジスタを除去し、該除去した薄膜トランジスタの除去跡に前記修復用薄膜トランジスタを前記電極パッドを介して接続することを特徴とするアクティブマトリクス基板の欠陥修復方法。

(2) 予め支持基板(11)上に貼着された半導体薄膜(14)を動作半導体層として構成され、且つ、修復すべきアクティブマトリクス基板上の薄膜トランジスタに対応した寸法關係をもって各電極から導出された電極パッド(15)を具備する複数個の修復用薄膜トランジスタ(1)を有するとともに、前記支持基板には該修復用薄膜トランジスタを分離するための切離部を設けてなることを特徴とするアクティブマトリクス基板の欠陥修復用モジュール基板。

3. 発明の詳細な説明

〔概要〕

西素対応に駆動用の薄膜トランジスタを設け、このスイッチング作用を用いて液晶セルへの電圧書き込みと保持動作を行なうアクティブマトリクス型表示装置の欠陥修復方法に関し、

寄生容量を増大および閾口率を低下を招くことなく、アクティブマトリクス型液晶表示装置の欠陥修復を可能ならしめる薄膜トランジスタを提供

することを目的とし、

予め支持基板上に絶縁性薄膜を介して貼着された半導体薄膜を動作半導体層として構成され、且つ、各電極から導出された電極パッドを具備する修復用薄膜トランジスタを形成し、更に、該修復用薄膜トランジスタ形成領域裏面の支持基板を除去してなる修復用モジュール基板を準備しておき、裏面に表示電極をマトリクス状に配列するとともに、該表示電極対応に薄膜トランジスタを設けたアクティブマトリクス基板を検査し、検出された不良の薄膜トランジスタを除去し、該除去した薄膜トランジスタの跡に前記修復用薄膜トランジスタを前記電極パッドを介して接続する構成とする。

(産業上の利用分野)

本発明は、像素対応に駆動用の薄膜トランジスタを配設し、これのスイッチング作用を用いて液晶セルへの電圧書き込みと保持動作を行なうアクティブマトリクス型表示装置の欠陥修復方法に関するものである。

(従来の技術)

従来のアクティブマトリクス型液晶表示パネルに点欠陥が生じた場合の修復方法は、像素ごとに複数個の薄膜トランジスタを配設しておくという冗長構成をとることによって行なわれていた。

即ち、第4図に示すように、マトリクス状に配列した多数の像素のそれぞれに対し、複数個（図には2個の例を示す）の像素駆動用の薄膜トランジスタTを設け、欠陥が生じた薄膜トランジスタを切断分離し、残りの薄膜トランジスタで像素の駆動を行なっていた。

なお、同図のVは表示電極、SBはスキャンバス、DBはデータバスである。

(発明が解決しようとする課題)

上記従来の冗長構成を用いた欠陥修復法では、欠陥を生じた薄膜トランジスタを同定することが困難であること、次に、本来1個で駆動可能な薄膜トランジスタTを各像素ごとに複数個設けるため、寄生容量が大きくなり、更には開口率が小さくなるなどの問題があった。

する。

アクティブマトリクス型表示装置は単純マトリクス型表示装置とともに、薄型の情報端末用表示装置として使用されており、表示媒体としては液晶が使用されている。

ここで両者の特性を比較するとアクティブマトリクス型は多数ある像素をそれぞれ単独に駆動するのと同様の動作をさせることができ、そのため表示容量の増大に伴ってライン数が増加しても単純マトリクス型のように駆動のデューティ比が低下し、コントラストの低下や視野角の現象をきたすなどの問題が生じない。このためアクティブマトリクス型液晶表示装置は陰極線管（CRT）並みのカラー表示が得られ、薄型のフラットディスプレイとして用途を広げつつある。

しかし、アクティブマトリクス型表示装置では各像素ごとにスイッチング素子を形成する必要があるため、素子数が膨大な数となり、しかも構造が複雑なため製造歩留りが低下し、コストが高くなるといった問題がある。

となるなどの問題があった。

本発明は、寄生容量の増大および開口率の低下を招くことなく、アクティブマトリクス型液晶表示装置の欠陥修復を可能ならしめるアクティブマトリクス型液晶表示装置の欠陥修復方法を提供することを目的とする。

(課題を解決するための手段)

本発明を第1図および第2図により説明する。第1図は第2図のI-I矢視部断面を示す図で、第2図は本発明に係る修復用薄膜トランジスタ1個分を示す平面図である。

同図の1は修復用薄膜トランジスタ、2はアクティブマトリクス基板である。

予め支持基板11上に、絶縁性薄膜12を介して半導体基板を貼着し、これを薄膜化する。この半導体薄膜14を動作半導体層として薄膜トランジスタと、この薄膜トランジスタのゲート電極G、ソース電極Sおよびドレイン電極Dから導出された接続パッド15を形成する。更に、この薄膜トランジ

スタおよび接続パッド形成領域裏面の支持基板を除去して、本発明に係る修復用薄膜トランジスタ1が得られる。ここで、接続パッド15裏面は絶縁性薄膜12を除去してもよい。

一方、アクティブマトリクス基板2は、通常のものと同様に、ガラス基板のような絶縁性基板21裏面に、表示電極(図示せず)をマトリクス状に配列するとともに、該表示電極に対応する薄膜トランジスタ(図示せず)を設けてある。このアクティブマトリクス基板2を検査し、薄膜トランジスタの不良が検出された場合には、それをレーザービーム等を用いて除去する。

次いで、上記アクティブマトリクス基板2上の薄膜トランジスタの除去時に、前記修復用薄膜トランジスタ1を接続する。それには、前記電極パッド15をアクティブマトリクス基板2の対応する接続電極22に重ね、両者を接続する。

なお、上記接続電極22は、アクティブマトリクス基板2上に接続専用の電極を設けておいてもよく、あるいは、除去した不良薄膜トランジスタの

各電極が接続していたゲートバスライン、ドレインバスラインおよび表示電極の所定の場所を用いてよい。

また、接続パッド15と接続電極22の接続は、レーザービームを照射する方法や超音波を当てるにより、容易に実施できる。

最後に修復用薄膜トランジスタ1を、支持基板11からレーザービームなどを用いて切り離す。

(作 用)

このように、修復用薄膜トランジスタを用いたアクティブマトリクス基板の欠陥修復方法によれば、アクティブマトリクス基板上の各画素には、駆動用の薄膜トランジスタを各1個のみ設ければよい。従って、欠陥薄膜トランジスタを容易に検出することができる。

また、通常の冗長構成で問題となる複数の薄膜トランジスタが正常部に設けられることによる寄生容量の増大および開口率の減少を抑えることができる。

(実 施 例)

以下本発明の一実施例を第3図を用いて説明する。

本実施例は、絶縁膜上に単結晶Si薄膜を形成したSOI(Silicon On Insulator)基板を形成する技術を利用したもので、例えばウエーハ張り合わせ法(日経マイクロデバイス88年3月号、82~98頁)やグラフォエピタキシー法等を用いることができる。

本実施例では、シリコンウエーハ上に形成した約4μmの厚さのSiO₂膜を介して、約0.5μmの厚さのSi薄膜を形成し、このSOI基板を用いて、多數の修復用薄膜トランジスタを具備する修復用モジュール基板を作製する。そしてこの修復用薄膜トランジスタを、アクティブマトリクス基板上の欠陥薄膜トランジスタを除去した跡に接続して、欠陥修復を行なう。

即ち、第3図(a)に示すように、支持基板としてSi基板11を用いる。このSi基板11裏面を酸化して厚さ約4μmのSiO₂膜12を形成する。

次いで、このSiO₂膜12上にSi単結晶基板をウエーハ張り合わせ法を用いて張り合わせたのち、Si単結晶基板の厚さを研磨およびエッチングにより減じ、厚さ約0.5μmのSi薄膜14を形成する。

次いで第3図(b)に示すように、上記Si薄膜14を網状に除去して、Si薄膜14の小片をマトリクス状に残留させる。そして、それぞれを用いて薄膜トランジスタを形成する。図の15は接続パッド、Gはゲート電極、Sはソース電極、Dはドレイン電極である。また、Si薄膜14には41~42の3つの領域を描いてあるが、これらはそれぞれ高抵抗のチャネル領域41と、n型不純物を導入したn型のソースおよびドレイン領域42,43である。

上記ゲート電極G、ソース電極Sおよびドレイン電極Dは、それぞれ対応する領域41,42,43からSi薄膜14の小片の外まで延長し、その上に接続パッド15を形成する。

次いで、Si基板11の裏面からCF₄+O₂を反応ガスとするプラズマエッチングを行ない、第

特開平3-249625(4)

3回目に示すように、上記薄膜トランジスタとその接続用パッドを形成した領域裏面のS i基板11を除去する。

以上で本発明に係るアクティブマトリクスの欠陥修復用の薄膜トランジスタ1が完成する。

以上述べた本実施例では、第3回目に示すように、メッシュ状のS i基板11の各開口部に、修復用薄膜トランジスタ1がそれぞれ1個ずつ支持された修復用モジュール基板3が得られる。

この修復用薄膜トランジスタを、アクティブマトリクス基板中の欠陥薄膜トランジスタを除去した跡に位置合わせしたのち、超音波やレーザビームを用いて接続パッド15をアクティブマトリクス基板の所定の部位に接続〔前記第1図参照〕した後、接続した修復用薄膜トランジスタ1を修復用モジュール基板3から切り離す。

以上述べた本実施例によれば、アクティブマトリクス基板に欠陥薄膜トランジスタがあっても、容易に修復できる。そのため冗長構成を探る必要がなく、各要素に薄膜トランジスタを1個のみ配

設すればよいので、欠陥箇所の同定も容易となるばかりでなく、寄生容量の増大も防止できる。

なお、支持基板11は上記一実施例ではS i基板を用いた例を説明したが、S i基板を用いればS i単結晶基板と膨張係数等々の性質が一致するので、製造工程が容易となる利点を有するが、必ずしもS i基板に限定する必要はなく、ガラス基板のような絶縁性基板を用いててもよい。

また、動作半導体層となる半導体薄膜14のステーティング材料をS i単結晶基板としたが、多結晶基板であっても、非晶質基板であってもよく、またS i以外の半導体であってもよく、アクティブマトリクス基板の構成との関係を考慮して選択すべきものである。

【発明の効果】

以上説明した如く本発明によれば、アクティブマトリクス基板中の欠陥薄膜トランジスタを容易に検出した上で、欠陥の修復が行なえる上に、複数個の薄膜トランジスタを各要素に設けることによ

る寄生容量の増大も生じないため、表示特性を劣化させずに製造歩留りを向上させることができるものである。


4. 図面の簡単な説明

第1図および第2図は本発明の構成説明図、

第3図は本発明の一実施例説明図、


第4図は従来の問題点説明図である。

図において、1は修復用薄膜トランジスタ、2はアクティブマトリクス基板、3は修復用モジュール基板、11は支持基板(S i基板)、12は絶縁性薄膜(S iO_x薄膜)、14は半導体薄膜(S i単結晶薄膜)、15は接続パッド、22は接続電極、Gはゲート電極、Sはソース電極、Dはドレイン電極を示す。




本発明の構成説明図
第1図


代理人 弁理士 井桁貞一




本発明の構成説明図
第2図



本発明一実施例説明図
第3図(イの1)



本発明一実施例説明図
第3図(イの2)



従来の問題と説明図
第4図